ขั้นตอนการออกแบบออปแอมป์แบบซีมอสที่มีการชดเชยความถี่แบบบัฟเฟอร์กระแส

Design Step for CMOS Opamp with Current Buffer Compensation Scheme

 

จิรยุทธ์ มหัทธนกุล และ พิพัฒน์ ดุรงค์ดำรงชัย  

ภาควิชาวิศวกรรมอิเล็กทรอนิกส์ มหาวิทยาลัยเทคโนโลยีมหานคร เขตหนองจอก กรุงเทพฯ 10530

E-mail : This email address is being protected from spambots. You need JavaScript enabled to view it.

Manuscript received November 30, 2002,

Revised January 10, 2003

 

 


บทคัดย่อ

บทความนี้เสนอแนวทางและขั้นตอนการออกแบบออปแอมป์แบบซีมอสสองภาคที่มีการชดเชยความถี่ด้วยวงจรบัฟเฟอร์กระแส (Current buffer compensation) และมีการหักล้างผลของโพลกับซีโร่ (pole-zero cancellation) โดยส่วนชดเชยความถี่ที่ใช้ประกอบด้วยตัวเก็บประจุต่อร่วมกับวงจรเกตร่วมเพื่อไม่ให้เกิดซีโร่ด้านขวา (Right Half-Plane Zero: RHPzero) จากผลการจำลองการทำงานด้วยโปรแกรม HSPICE เทคโนโลยี 0.5 ไมครอน พบว่าขั้นตอนที่ได้นำเสนอสามารถใช้ออกแบบออปแอมป์ที่มีคุณสมบัติตามข้อกำหนด

 

Abstract

This paper presents design procedure for two-stage CMOS op amp with current buffer compensation. The compensation part is composed of a Miller capacitor and a common gate amplifier. By using the proposed procedure, the resulting op amp contains one non-dominant pole and a high frequency pole-zero doublet. The pole and zero associated with such a doublet can be designed to cancel each other out, leaving the op amp only one non-dominant pole. Furthermore, since the procedure allows designer a degree of freedom to place the doublet at high frequency, its effect is negligible even when the cancellation is not exact under process and temperature variation.  

 

Keywords : CMOS, frequency compensation, op amp

 

 

mutengineer@gmail.com

Mahanakorn University of Technology

140 Moo 1, Cheum-Sampan Road, Nongchok, Bangkok, Thailand 10530

Tel: +(662)988-3655  Fax: +(662)988-4027

designed by sutit.ongart@gmail.com